第一部分基本单元
第1章引论
1.1历史回顾
1.2数字集成电路设计中的问题
1.3数字设计的质量评价
1.4小结
1.5进一步探讨
第2章制造工艺
2.1引言
2.2CMOS集成电路的制造
2.3设计规则——设计者和工艺工程师之间的桥梁
2.4集成电路封装
2.5综述：工艺技术的发展趋势
2.6小结
2.7进一步探讨
设计方法插入说明A——IC版图
第3章器件
3.1引言
3.2二极管
3.3MOS（FET）晶体管
3.4关于工艺偏差
3.5综述：工艺尺寸缩小
3.6小结
3.7进一步探讨
设计方法插入说明B——电路模拟
第4章导线
4.1引言
4.2简介
4.3互连参数——电容、电阻和电感
4.4导线模型
4.5导线的SPICE模型
4.6小结
4.7进一步探讨
第二部分电路设计
第5章CMOS反相器
5.1引言
5.2静态CMOS反相器——直观综述
5.3CMOS反相器稳定性的评估——静态特性
5.4CMOS反相器的性能——动态特性
5.5功耗、能量和能量延时
5.6综述：工艺尺寸缩小及其对反相器衡量指标的影响
5.7小结
5.8进一步探讨
第6章CMOS组合逻辑门的设计
6.1引言1
6.2静态CMOS设计
6.3动态CMOS设计
6.4设计综述
6.5小结
6.6进一步探讨
设计方法插入说明C——如何模拟复杂的逻辑电路
设计方法插入说明D——复合门的版图技术
第7章时序逻辑电路设计
7.1引言
7.2静态锁存器和寄存器
7.3动态锁存器和寄存器
7.4其他寄存器类型
7.5流水线：优化时序电路的一种方法
7.6非双稳时序电路
7.7综述：时钟策略的选择
7.8小结
7.9进一步探讨
第三部分系统设计
第8章数字IC的实现策略
8.1引言
8.2从定制到半定制以及结构化阵列的设计方法
8.3定制电路设计
8.4以单元为基础的设计方法
8.5以阵列为基础的实现方法
8.6综述：未来的实现平台
8.7小结
8.8进一步探讨
设计方法插入说明E——逻辑单元和时序单元的特性描述
设计方法插入说明F——设计综合
第9章互连问题
9.1引言
9.2电容寄生效应
9.3电阻寄生效应
9.4电感寄生效应
9.5高级互连技术
9.6综述：片上网络
9.7小结
9.8进一步探讨
第10章数字电路中的时序问题
10.1引言
10.2数字系统的时序分类
10.3同步设计——一个深入的考察
10.4自定时电路设计
10.5同步器和判断器
10.6采用锁相环进行时钟综合和同步
10.7综述：未来方向和展望
10.8小结
10.9进一步探讨
设计方法插入说明G——设计验证
第11章设计运算功能块
11.1引言
11.2数字处理器结构中的数据通路
11.3加法器
11.4乘法器
11.5移位器
11.6其他运算器
11.7数据通路结构中对功耗和速度的综合考虑
11.8综述：设计中的综合考虑
11.9小结
11.10进一步探讨
第12章存储器和阵列结构设计
12.1引言
12.2存储器内核
12.3存储器外围电路
12.4存储器的可靠性及成品率
12.5存储器中的功耗
12.6存储器设计的实例研究
12.7综述：半导体存储器的发展趋势与进展
12.8小结
12.9进一步探讨
设计方法插入说明H——制造电路的验证和测试
思考题答案